BIOSTAR AM4 BIOS設定項目

BIOSTAR　オーバクロック関連BIOS設定項目 

Advanced Menu

RedirectForReturnDis

This item from a workaround for GCC/C000005 issue for XV Core on CZ A0, setting

MSRC001_1029 Decode Configuration (DE_CFG) bit 14 [DecfgNoRdrctForReturns] to 1

MSRC001_1029は、デコードコンフィギュレーションレジスタ（DE_CFG）と呼ばれるレジスタである。

A - シリーズCPUにおいて過去にプロセッサが誤ってスタックポインタを更新することがあったエラッタ721等に対する項目であるが無視していい項目。

Options: Auto (Default) / 1 / 0

L2 TLB Associativity

「Translation Lookaside Buffer」におけるデータ格納構造の設定を指定できる

This item 0 - L2 TLB ways [11:8] are fully associative. 1 - L2 TLB ways [11:8] are 4K-only.
0 = フルアソシアティブ方式。/1 = 4KBのページ単位によるアソシアティブ方式。
Options: Auto (Default) / 1 / 0

Platform First Error Handling

This item enabled or disabled PFEH, cloak individual banks, and mask deferred error interrupts from each bank.
Options: Auto (Default) / Enabled / Disabled

Core Performance Boost

This item allows you to set the Core Performance Boost function.
Options: Auto (Default) / Disabled

Downcore control

This item allows you to set the number of Cores to be used.

この項目は用意されている設定内で擬似的にコアを無効化できる。

概要
Ryzen（Summit Ridge）は8-coreのダイで4-core＋L3=8MBを一単位とするCCXが2基搭載されている。
8-coreのRyzen７は全てのコアが有効化されたもので、6-coreのRyzen5は4-coreで構成されるCCXのうち1-coreを無効化して3-coreとしたCCXが2基載せられたものである。

選択肢としては2基のCCXのうち、両方を有効とするか、片方を完全に無効化するかの状態を選択できるが、片方のCCXを4コア有効、もう片方を3コア有効と言ったアンバランスな設定は出来ない。

片方が4コアであればもう片方も４か0と言ったように両方同数か、片方は全コア無効の2つの選択肢から決定する。

Options: Auto (Default) / TWO (1 + 1) / TWO (2 + 0) / THREE (3 + 0) / FOUR (2 + 2) / FOUR (4 + 0) / SIX (3 + 3)

Enable IBS

This item allows you to set the Enable IBS.
Options: Auto (Default) / Enabled / Disabled

Global C-state Control

This item allows you to controls IO based C-state generation and DF C-states.
Options: Auto (Default) / Enabled / Disabled

Instruction Branch Prediction

This item allows you to control the Instruction Branch Prediction feature.
Options: Auto (Default) / Enabled / Disabled

Custom Core Pstates

（Pstates＝負荷に応じて動的にCPUクロック・電圧を変える。動作ステート）

Accept

Custom Pstate0/1/2/3/4/5/6/7

This item allows you to set the Custom Pstate 0~7.
Options: Auto (Default) / Custom / Disabled

Pstate0~7 FID

Specifies the core frequency multiplier.

コア周波数の乗数を指定。

COF = 200MHz.

Pstate0~7 DID

Specifies the core frequency divisor (DID [0] should zero if DID [5:0] > 1Ah.

コア周波数の除数を指定。

Pstate0~7 VID

Specifies the core voltage.

コア電圧を指定。

Note   » Warning - Damage Caused by use of your AMD processor outside of specification or in excess of factory

settings are not covered under your AMD product warranty and may not be covered by your system manufacturer’s warranty

DF Common Options

DRAM scrub time

This item provide a value that is the number of hours to scrub memory.

この項目は、Scrubbingの設定を行う。メモリを順にアクセスして行き、訂正可能な1ビットエラーのデータが見つかると、それを訂正して綺麗に磨き上げたデータをメモリに書き戻す時間数を指定する。

Options: Auto (Default) / Disabled / 1 hour / 4 hour / 8 hour / 16 hour / 24 hour / 48 hour

Redirect scrubber control
Scrubbingの出力先を変える

This item control DF::RedirScrubCtrl [EnRedirScrub].
Options: Auto (Default) / Disabled / Enabled

Disable DF module queues on error

This item control DF::PIEConfig [DisSyncFloodProp].
Options: Auto (Default) / Sync flood disabled / Sync flood Enabled

Freeze DF module queues on error 

This item control DF::PIEConfig [DisSyncFloodOnFatalError], disabling this option sets DF:PIEConfig [DisImmSyncFloodOnFatalError].
Options: Auto (Default) / Disabled / Enabled

GMI encryption control

This item control GMI link encryption.
この項目はGMIリンクの暗号化の自動、有効、無効を設定する。
Options: Auto (Default) / Disabled / Enabled

XGMI encryption control

This item control XGMI link encryption.

この項目はXGMIリンクの暗号化の自動、有効、無効を設定する。

Options: Auto (Default) / Disabled / Enabled

CC6 memory region encryption

This item control whether or not the CC6 save/restore memory is encrypted.

この項目は、CC6のセーブ/リストアメモリを暗号化の自動、有効、無効を設定する。

Options: Auto (Default) / Disabled / Enabled

Location of private memory regions

This item control whether or not the private memory regions (PSP, SMU and CC6) are at the top of DRAM or distributed.

この項目は、プライベートメモリ領域（PSP、SMUおよびCC6）がDRAMの最上位におくか、分散させるかを制御する。

Options: Auto (Default) / Distributed / Consolidated

» Note that distributed requires memory on all dies.

分散させるには、すべてのソケットにメモリが必要。
» Note that it will always be at the top of DRAM if some dies don’t have memory regardless of this option’s setting.
このオプションの設定に関係なくメモリを持たないソケットがあれば、常にDRAMの最上位に位置することになる。

System probe filter

This item controls whether or not the probe filter is enabled. Has no effect on parts where the probe filter is fuse disabled.
Options: Auto (Default) / Distributed / Consolidated

Memory interleaving

This item controls fabric level memory interleaving (AUTO, none, channel, die, socket).
Options: Auto (Default) / None / Channel / Die / Socket  
» Note that channel, die, and socket has requirements on memory populations and it will be ignored if the memory doesn’t support the selected option.

Memory interleaving size

This item controls the memory interleaving size.
The valid uzlues are AUTO, 256 bytes, 512 bytes, 1 Kbytes or 2Kbytes.
This determines the starting address of the interleave (bit 8, 9, 10 or 11).
Options: Auto (Default) / 256 Bytes / 512 Bytes / 1 KB / 2 KB

Cannel interleaving hash

This item controls whether or not the address bits are hashed during channel interleave mode.
This field should not be used unless the interleaving is set to channel and the interleaving size is 256 or 512 bytes.
Options: Enabled (Default) / Disabled / Auto

UMC Common Options

DDR4 Common Options

DRAM Timing Configuration

Accept

Overclock
This item Memory Overclock Settings.
Options: Auto (Default) / Enabled

Memory Clock Speed

This item allows you to set the memory clock frequency.
Options: Auto (Default) / 667MHz / 800MHz / 933MHz / 1067MHz / 1200MHz / 1333MHz / 1467MHz / 1600MHz / 333MHz / 400MHz / 533MHz / 1050MHz / 1066MHz

Tcl

This item sets the tCL time.
Options: Auto (Default) / 8 Clk / 9 Clk / 0Ah Clk / 0Bh Clk / 0Ch Clk / 0Dh Clk / 0Eh Clk / 0Fh Clk / 10h Clk / 11h Clk / 12h Clk / 13h Clk / 14h Clk / 15h Clk / 16h Clk / 17h Clk / 18h Clk / 19h Clk / 1Ah Clk / 1Bh Clk / 1Ch Clk / 1Dh Clk / 1Eh Clk / 1Fh Clk / 20h Clk / 21h Clk

Trcdrd

This item sets the RAS# Active to CAS# read / write delay.
Options: Auto (Default) / 8 Clk / 9 Clk / 0Ah Clk / 0Bh Clk / 0Ch Clk / 0Dh Clk / 0Eh Clk / 0Fh Clk / 10h Clk / 14h Clk / 15h Clk / 16h Clk / 17h Clk / 18h Clk / 19h Clk / 1Ah Clk / 11h Clk / 12h Clk / 13h Clk

Trcdwr

This item sets the RAS# Active to CAS# read / write delay.
Options: Auto (Default) / 8 Clk / 9 Clk / 0xA Clk / 0xB Clk / 0xC Clk / 0xD Clk / 0xE Clk / 0xF Clk / 10h Clk / 11h Clk / 12h Clk / 13h Clk / 14h Clk / 15h Clk / 16h Clk / 17h Clk / 18h Clk / 19h Clk / 1Ah Clk / 1Bh Clk

Trp

This item specify the row precharge time.
Options: Auto (Default) / 8 Clk / 9 Clk / 0Ah Clk / 0Bh Clk / 0Ch Clk / 0Dh Clk / 0Eh Clk / 0Fh Clk / 10h Clk / 11h Clk / 12h Clk / 13h Clk / 14h Clk / 15h Clk / 16h Clk / 17h Clk / 18h Clk / 19h Clk / 1Ah Clk / 1Bh Clk

Tras

This item specify the min RAS# active time.
Options: Auto (Default) / 15h Clk / 16h Clk / 17h Clk / 18h Clk / 19h Clk / 1Ah Clk / 1Bh Clk / 1Ch Clk / 1Dh Clk / 1Eh Clk / 1Fh Clk / 20h Clk / 21h Clk / 22h Clk / 23h Clk / 24h Clk / 25h Clk / 26h Clk / 27h Clk / 28h Clk / 29h Clk / 2Ah Clk / 2Bh Clk / 2Ch Clk / 2Dh Clk / 2Eh Clk / 2Fh Clk / 30h Clk / 31h Clk / 32h Clk / 33h Clk / 34h Clk / 35h Clk / 36h Clk / 37h Clk / 38h Clk / 39h Clk / 3Ah Clk

Note   »

Warning - Damage Caused by use of your AMD processor outside of specification or in excess of factory settings are not covered under your AMD product warranty and may not be covered by your system manufacturer’s warranty.

Common RAS

Data Poisoning

This item enabled or disabled data poisoning: UMC_CH::EccCtrl [UcFatalEn] ; UMC_
CH::EccCtrl[WrEccEn] Should be enabled / disabled together.
Options: Auto (Default) / Disabled / Enabled

CPU Load-Line Calibration

この設定項目はマザーボードによって％表記やLevel表記だったりと、表記は異なる。
この部分で高負荷時の電圧を上げると安定する場合がある。
注意事項は、高負荷時に電圧が上げられるため、当然温度は上昇する。また、「CPU Load-Line Calibration」で高負荷時だけ電圧を上げるより、普通に「CPU Voltage」を上げた方が良い場合もあるなどCPUの個体差次第。
This item adjust CPU LLC function.
Options: Auto (Default) / Disabled / Level 1 / Level 2 / Level 3 / Level 4 / Level 5 / Level 6

OverCurrent Protection

OCP（過電流保護回路）：Over Current Protectionとは. 出力が何らかの原因で短絡した時や負荷を想定以上の電流から保護する為の機能
This item enables/disables OverCurrent Protection(OCP).
Options: Enabled (Default) / Disabled

CPU Over Voltage Protection

CPUの電圧設定が高すぎる場合にCPUを保護する為の機能
This item enables/disables CPU Over Voltage Protection.
Options: Enabled (Default) / Disabled

CPU Switching Frequence

CPUのベースクロック設定
This item allows you to set up the CPU Switching Frequence.
Options: Auto (Default) / 300.0 KHz / 350.0 KHz / 400.0 KHz / 450.0 KHz / 500.0 KHz

SOC Switching Frequence

CPUアンコア部用VRMのスイッチング周波数を設定する。
This item allows you to set up the SOC Switching Frequence.
Options: Auto (Default) / 250.0 KHz / 300.0 KHz / 350.0 KHz / 400.0 KHz / 450.0 KHz

CPU Core Voltage

This item CPU Core Voltage Control.
Options: Auto (Default) / Override / Adaptive

Note   » The following items appear only when you set the CPU Core Over Voltage to [Override]

CPU Core Adjust Voltage

Options: Auto (Default)

Note   » The following items appear only when you set the CPU Core Over Voltage to [Adaptive]

CPU Core Offset Prefix

Options: + (Default) / -

CPU Core Offset Voltage

Options: Auto (Default)

CPU_SOC Voltage

This item CPU Core Voltage Control.
Options: Auto (Default) / Override / Adaptive

Note   » The following items appear only when you set the CPU_SOC Voltage to [Override]

CPU_SOC Adjust Voltage

Options: 0.950 (Default)

Note   » The following items appear only when you set the CPU Core Over Voltage to [Adaptive]

CPU_SOC Offset Prefix

Options: + (Default) /

CPU_SOC Offset Voltage

Options: Auto (Default)

DDR Memory Voltage

This item DDR Memory Voltage Control.
Options: Auto (Default) / +0.012 V / +0.024 V / +0.048 V / +0.060 V / +0.072 V / +0.084 V / +0.096 / +0.108 V / +0.120 V

VDDP Voltage

This item VDDP Voltage Control.
Options: Auto (Default) / +0.010 V / +0.020 V / +0.030 V / +0.040 V / +0.050 V / +0.060 V / +0.070 / +0.080 V / +0.090 V / +0.100 V / +0.110 V / +0.120 V / +0.130 V / +0.140 V / +0.150 V

Chipset Voltage

This item Chipset Voltage Control.
Options: Auto (Default) / +0.010 V / +0.020 V / +0.030 V / +0.040 V / +0.050 V / +0.060 V / +0.070 / +0.080 V / +0.090 V / +0.100 V / +0.110 V / +0.120 V / +0.130 V / +0.140 V / +0.150 V

DDR VPP Voltage

This item DDR VPP Voltage Control.
Options: Auto (Default) / +0.035 V / +0.070 V / +0.105 V / +0.140 V / +0.175 V / +0.210 V / +0.245 / +0.280 V / +0.315 V / +0.350 V